한국실장산업협회 김현호 협회장이 제안한  "캐비티 기판에 대한 설계 지침"이 국제표준 진행중이며 제정을 앞두고 있다. WLP(Wafer-Level Package), PLP(Panel-Level Package)로 대표되는 SiP(System in Package)는 대표적인 반도체 융합 실장 부품으로 급속히 전개되는 전자부품의 고성능, 소형화, 저전력화에 따라 시장이 빠르게 성장중으로 관련 표준의 선점이 필요하다. SiP(System in Package)는 SOC(System on Chip) 대비 개발 속도가 빠르고 비용 효율도 높아 적용률이 높다. SiP의 강점에도 불구하고 폼팩터를 줄여야 하는 요구는 지속되고 있다. SiP의 경우 캐비티 기판을 사용하여 더 나은 비용과 검증된 조립 공정으로 유사한 패키지 두께를 달성할 수 있어, 패키지 두께를 줄이는 소형 폼팩터 적용을 위한 캐비티 기판에 대한 설계 지침을 제공하는 내용을 담고 있다.

또한 차세대 반도체 패키징 전자실장기술 중 하나인 LAB(Laser Assisted Bonding)의 국제 표준을 주도하는 국가로 우리나라가 부상했다. 11월 6일부터 제주도에서 열리는 국제전기기술위원회(IEC TC) 91(Electronics Assembly Technology : 전자실장기술) 국제표준회의를 유치하는 동시에 역대 가장 많은 국제표준(안)을 제안했다. 최근 우리나라는 IT 산업 발전에 힘입어 국제표준 활동에서도 달라진 위상을 과시하고 있다. 

국제전기기술위원회(IEC) 전자실장기술(TC91: Electronics Assembly Technology) 국제표준회의를 11월 6일부터 10일까지 5일간 제주 오션스위츠호텔에서 개최하였다. 

이번 국제표준회의는 12개 워킹그룹(WG)에서 전자실장기술 분야별로 진행되었는데, 이 중 주요 기술 표준안들이 우리나라가 제안한 것들이다. 독일 보쉬의 우도 웰젤 IEC TC 91 의장이 직접 참석하며, 총 60명의 실장/기판/소재 국내외 전문가들이 IEC 국제표준문서를 논의하였다. 

△전자실장(WG1,2,3) △부품내장기술(WG6) △기판소재(WG4) △시험방법(WG10) △용어(WG5) 등 우리나라가 제안하여 진행 중인 8건의 국제표준도 검토되었다. 특히 이번 회의에서는 LAB(Laser Assisted Bonding) 레이저기반접합 전자실장기술 설계 및 테스트 표준안 발표를 비롯하여 초고속통신 기판소재 관련 표준 등 4건의 신규 표준(안)을 우리나라에서 제안하였다. 최근 반도체 패키징 전자실장기술이 매우 중요해지고 있는 가운데 warpage를 획기적으로 줄일 수 있는 LAB 공정 기술 개발이 활발하다. 이에 이번 세계 최초로 진행되는 LAB 관련 표준안 제안의 중요성은 매우 크다고 할 수 있다. 

<관련 기사>

한국 개발 반도체 관련 '캐비티 기판 설계기술' 국제표준 된다 | 연합뉴스 (yna.co.kr)

K-반도체 기술이 국제표준으로…'캐비티·레이저 기술' 표준안 제안 - 뉴스1 (news1.kr)
"韓 반도체조립기술 국제표준된다" - 파이낸셜뉴스 (fnnews.com)